(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202211461822.0 (22)申请日 2022.11.17 (71)申请人 瀚博半导体 （上海） 有限公司 地址 201300 上海市浦东 新区自由贸易试 验区集创路200号， 银东路491号1幢 801 (72)发明人 郭力　贺秋丽　张桂芳　 (74)专利代理 机构 北京市君 合律师事务所 11517 专利代理师 王再芊　毕长生 (51)Int.Cl. G06F 11/36(2006.01) G06F 11/22(2006.01) (54)发明名称 用于AI推理芯片的芯片验证方法、 装置、 设 备及介质 (57)摘要 本申请提供一种用于AI推理芯片的芯片验 证方法、 装置、 设备及介质。 芯片验证方法包括： 获取测试用例数据包； 从测试用例数据包中提取 结构索引数据； 解析测试用例数据包， 获得层数 据中的寄存器配置数据、 推理数据、 训练权重数 据以及操作指令数据； 根据层数据中的寄存器配 置数据、 推理数据、 训练权重数据以及操作指令 数据控制AI推理芯片的AI加速引擎执行操作指 令;将AI加速引擎的执行结果与参考结果数据进 行比较， 获得验证结果。 根据本申请的芯片验证 方法使用通用的测试用例数据包实现RTL模型验 证和硬件模 型验证， 从而提高了芯片验证的工作 效率。 权利要求书3页 说明书11页 附图4页 CN 115495388 A 2022.12.20 CN 115495388 A 1.一种用于AI推理芯片的芯片验证方法， 用于RTL模型验证以及EMULATION和SILICON 验证， 其特 征在于， 所述方法包括： 获取测试用例数据包， 所述测试用例数据包包括结构索引数据和预定条数的层数据， 所述层数据包括寄存器 配置数据、 推理数据、 训练权 重数据和操作指令数据； 从所述测试用例数据包中提取所述结构索引数据， 所述结构索引数据包括寄存器配置 数据、 推理数据、 训练权 重数据和操作指令数据的地址信息； 解析所述测试用例数据包， 获得层数据中的寄存器配置数据、 推理数据、 训练权重数据 以及操作指令数据； 根据层数据中的寄存器配置数据、 推理数据、 训练权重数据以及操作指令数据控制AI 推理芯片的A I加速引擎执行操作指 令， 其中所述寄存器配置数据用于配置所述A I加速引擎 的寄存器， 所述推理数据用于所述AI加速引擎的输入， 所述训练权重数据用于配置运行在 所述AI推理芯片的AI加速引擎上的神经网络； 将AI加速引擎的执 行结果与参 考结果数据进行比较， 获得验证结果。 2.根据权利要求1所述的芯片验证方法， 其特征在于， 所述测试用例数据包还包括所述 参考结果数据。 3.根据权利要求1所述的芯片验证方法， 其特征在于， 所述推理数据包括图像数据、 音 频数据或视频 数据。 4.根据权利要求1所述的芯片验证方法， 其特征在于， 所述层数据的条数对应于运行在 所述AI推理芯片的AI加速引擎的神经网络的层数。 5.根据权利要求1所述的芯片验证方法， 其特征在于， 所述操作指令数据采用预定长度 的编码格式， 包括指令类型字段， 用于指示操作指令的类型， 指令类型包括寄存器配置指 令、 发送中断指令、 接收中断指令以及读取寄存器指令 。 6.根据权利要求5所述的芯片验证方法， 其特征在于， 所述操作指令数据还包括至少一 个指令参数字段， 用于提供操作指令的指令参数。 7.根据权利要求1所述的芯片验证方法， 其特征在于， 所述根据层数据中的寄存器配置 数据、 推理数据、 训练权重数据以及操作指令数据控制AI推理芯片的AI加速引擎执行操作 指令的步骤 包括： 将寄存器配置数据、 推理数据、 训练权重数据和操作指令数据导入System  Verilog测 试平台； 将训练权 重数据和推理数据写入RTL模型的内存中； 根据操作指令数据和UVM虚拟序列， 向RTL模型实现的AI加速引擎加载激励。 8.根据权利要求7所述的芯片验证方法， 其特征在于， 所述UVM虚拟序列用于根据操作 指令调用对应于配置寄存器指令的UVM序列、 对应于发送中断指令的UVM序列、 对应于接收 中断指令的UVM序列、 和/或对应于读取寄存器指令的UVM序列。 9.根据权利要求1所述的芯片验证方法， 其特征在于， 所述根据层数据中的寄存器配置 数据、 推理数据、 训练权重数据以及操作指令数据控制AI推理芯片的AI加速引擎执行操作 指令的步骤 包括： 将结构索引数据、 寄存器配置数据、 训练权重数据、 推理数据和操作指令数据写入硬件 内存中；权　利　要　求　书 1/3 页 2 CN 115495388 A 2MCU固件根据操作指令数据调用相应的指令函数， 将激励加载到AI加速引擎。 10.根据权利要求9所述的芯片验证方法， 其特征在于， 所述指令函数包括对应于配置 寄存器指 令的指令函数、 对应于接收中断指 令的指令函数、 和/或对应于读取寄存器指 令的 指令函数。 11.一种用于AI推理芯片的芯片验证装置， 用于RTL模型验证以及EMULATION和SILICON 验证， 其特 征在于， 所述装置包括： 获取模块， 用于获取测试用例数据包， 所述测试用例数据包包括结构索引数据和预定 条数的层数据， 所述层数据包括寄存器配置数据、 推理数据、 训练权重数据和操作指令数 据； 提取模块， 用于从所述测试用例数据包中提取所述结构索引数据， 所述结构索引数据 包括寄存器 配置数据、 推理数据、 训练权 重数据和操作指令数据的地址信息； 解析模块， 用于解析所述测试用例数据包， 获得层数据中的寄存器配置数据、 推理数 据、 训练权 重数据以及操作指令数据； 控制模块， 用于根据层数据中的寄存器配置数据、 推理数据、 训练权重数据以及操作指 令数据控制A I推理芯片的A I加速引擎执行操作指 令， 其中所述寄存器配置数据用于配置所 述AI加速引擎的寄存器， 所述推理数据用于所述AI加速引擎的输入， 所述训练权重数据用 于配置运行在所述AI推理芯片的AI加速引擎上的神经网络； 比较模块， 用于将AI加速引擎的执 行结果与参 考结果数据进行比较， 获得验证结果。 12.根据权利要求11所述的芯片验证装置， 其特征在于， 所述测试用例数据包还包括所 述参考结果数据。 13.根据权利要求11所述的芯片验证装置， 其特征在于， 所述推理数据包括图像数据、 音频数据或视频 数据。 14.根据权利要求11所述的芯片验证装置， 其特征在于， 所述层数据的条数对应于运行 在所述AI推理芯片的AI加速引擎的神经网络的层数。 15.根据权利要求11所述的芯片验证装置， 其特征在于， 所述操作指令数据采用预定长 度的编码格式， 包括指令类型字段， 用于指示操作指令的类型， 指 令类型包括寄存器配置指 令、 发送中断指令、 接收中断指令以及读取寄存器指令 。 16.根据权利要求15所述的芯片验证装置， 其特征在于， 所述操作指令数据还包括至少 一个指令参数字段， 用于提供操作指令的指令参数。 17.根据权利要求1 1所述的芯片验证装置， 其特 征在于， 所述控制模块包括： 导入模块， 用于将寄存器配置数据、 推理数据、 训练权重数据和操作指令数据导入 System Verilog测试平台； 第一写入 模块， 用于将训练权 重数据和推理数据写入RTL模型的内存中； 第一激励加载模块， 用于根据操作指令数据和UVM虚拟序列， 向RTL模型实现的AI加速 引擎加载激励。 18.根据权利要求17所述的芯片验证装置， 其特征在于， 所述UVM虚拟序列用于根据操 作指令调用对应于配置寄存器指令的UVM序列、 对应于发送中断指令的UVM序列、 对应于接 收中断指令的UVM序列、 和/或对应于读取寄存器指令的UVM序列。 19.根据权利要求1 1所述的芯片验证装置， 其特 征在于， 所述控制模块包括：权　利　要　求　书 2/3 页 3 CN 115495388 A 3