(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202210487789.2 (22)申请日 2022.05.06 (71)申请人 西安电子科技大 学 地址 710071 陕西省西安市太白南路2号 (72)发明人 肖国尧　闻博　全英汇　陈洋　 (74)专利代理 机构 西安嘉思特知识产权代理事 务所(普通 合伙) 6123 0 专利代理师 王海栋 (51)Int.Cl. G06F 9/48(2006.01) G06F 9/50(2006.01) (54)发明名称 一种基于异构可重构的动态资源调度方法 及系统 (57)摘要 本发明公开了一种基于异构可重构的动态 资源调度方法和系统， 所述方法包括： 对待执行 任务进行任务分类生成硬件任务和软件任务； 将 所述硬件任务传输并装载至FPGA模块中， 将所述 软件任务的全部指令传输装载至DSP模块； 控制 所述FPGA模块和所述DSP 模块分别对所述硬件任 务和所述软件任务进行处理； 对所述FPGA模块和 所述DSP模块的任务处理结果进行整合以获得最 终任务处理结果。 本发明基于FPGA、 DSP和ARM架 构下提出一种动态资源调度框架， 兼具了硬件设 计和软件计算双方的优势， 通过主控ARM能够方 便地管理不同架构下的资源， 实现任务的交替， 实用性强， 且具有 普遍适用性。 权利要求书2页 说明书8页 附图4页 CN 115033356 A 2022.09.09 CN 115033356 A 1.一种基于异构可重构的动态资源调度方法， 其特 征在于， 包括： 对待执行任务进行任务分类生成硬件 任务和软件 任务； 将所述硬件任务传输并装载至FPGA模块中， 将所述软件任务的全部指令传输装载至 DSP模块； 控制所述FPGA模块和所述D SP模块分别对所述硬件 任务和所述软件 任务进行处 理； 对所述FPGA模块和所述D SP模块的任务处 理结果进行整合以获得最终任务处 理结果。 2.根据权利要求1所述的基于异构可重构的动态资源调度方法， 其特征在于， 对待执行 任务进行任务分类生成硬件 任务和软件 任务， 包括： 将任务队列中的待执 行任务分为硬件 任务和软件 任务； 为所述硬件任务在所述FPGA模块中划分重构区域， 为所述软件任务在所述DSP模块中 分配处理内核； 将所述硬件任务发送至所述FPGA模块对应的重构区域中， 将所述软件任务发送至所述 DSP模块对应的处理内核中， 其中， 所述硬件任务中的任务可执行文件为.bit文件， 所述软 件任务中的任务可 执行文件为.out文件。 3.根据权利要求2所述的基于异构可重构的动态资源调度方法， 其特征在于， 对待执行 任务进行任务分类生成硬件 任务和软件 任务， 还包括： 为接收到的任务设置任务标志， 将所述任务标志按先后顺序插入任务队列中的队尾， 并设定从所述任务队列的队首至队尾依 次执行任务， 当任务队列的首位任务结束时， 从任 务队列中删除已结束任务的任务标志。 4.根据权利要求1所述的基于异构可重构的动态资源调度方法， 其特 征在于， 还 包括： 对所述FPGA模块和所述D SP模块的任务执 行状态进行监控。 5.根据权利要求4所述的基于异构可重构的动态资源调度方法， 其特征在于， 对所述 FPGA模块和所述D SP模块的任务执 行状态进行监控， 包括： 查询所述FPGA模块中硬件任务的执行状态， 若为等待状态， 则检查是否收到任务能够 继续执行的信息， 若收到， 则发出任务继续执行标志至所述FPGA模块以控制所述FPGA模块 继续执行硬件任务， 否则所述FPGA模块继续处于等待状态； 若为执行状态， 则所述FPGA模块 继续执行当前操作； 查询所述DSP模块各内核任务的执行状态和资源使用情况， 若查询到存在内核处于空 闲状态， 则为空闲内核分配后续计算任务， 若查询到存在内核资源占用超出阈值， 则减少为 当前内核分配后续计算任务； 查询所有任务是否执行完成， 若是， 则获取所述FPGA模块和所述DSP模块的任务处理结 果， 若否， 则继续对所述FPGA模块和所述D SP模块的任务执 行状态进行监控。 6.一种基于异构可重构的动态资源调度系统， 其特征在于， 用于执行权利要求1至5中 任一项所述的动态资源调度方法， 所述系统包括相互连接的ARM模块、 FPGA模块和DSP模块， 其中， 所述ARM模块用于将待执行任务分为硬件任务和软件任务， 将所述硬件任务传输装载 至所述FPGA模块中， 将所述软件任务的全部指 令传输装载至所述DSP模块， 并对 所述FPGA模 块和所述D SP模块的当前工作状态、 资源使用情况及资源调度进行监控； 所述FPGA模块用于在所述ARM模块的控制 下进行硬件任务的重构和计算， 所述FPGA模权　利　要　求　书 1/2 页 2 CN 115033356 A 2块上连接有外设的第一时钟单元和第一存储单元， 其中， 所述第一时钟信号用于产生所述 FPGA模块执行任务所需的系统 时钟和通信块时钟， 所述第一存储单元用于存储 所述FPGA模 块的默认配置数据以及任务执 行过程中产生或需要 使用的大量临时数据； 所述DSP模块用于在所述ARM模块的控制下进行所述软件任务的处理， 所述DSP模块上 连接有外 设的第二时钟单元和第二存储 单元， 其中， 所述第二时钟信号用于为所述DSP模块 提供内核时钟， 所述第二存储单元用于存储所述DSP模块任务执行过程中产生或需要使用 的大量临时数据。 7.根据权利要求6所述的基于异构可重构的动态资源调度系统， 其特征在于， 所述ARM 模块上连接有外设的第三时钟单 元和第三存 储单元， 其中， 所述第三时钟单元用于为所述ARM模块提供系统时钟， 所述第三存储单元用于固化所 述异构可重构启动时需要的初始化 程序。 8.根据权利要求6所述的基于异构可重构的动态资源调度系统， 其特征在于， 所述FPGA 模块与所述DSP模块之间通过SRIO通信线路进行连接， 所述ARM模块通过GPIO接口与所述 FPGA模块和所述D SP模块进行 连接。 9.根据权利要求6至8中任一项所述的基于异构可重构的动态资源调度系统， 其特征在 于， 所述FPGA模块采用JFM7VX690T芯片， 所述D SP模块采用FT ‑M6678芯片。权　利　要　求　书 2/2 页 3 CN 115033356 A 3